Depuis 2018 et l'annonce des vulnérabilités de type Spectre et Meltdow , les gains de performances des processeurs desktop et serveur durement acquis au cours des dernières décennies ont été remis en question. Ces vulnérabilités exploitent effectivement l'exécution spéculative et dans le désordre que l'on retrouve dans tous les processeurs modernes pour gagner en nombre d'instructions effectué par cycle d'horloge. Ces types d'exécution ouvrent la porte à des changements micro architecturaux transitoires qui peuvent être mis à jour à cause de ressources partagées au sein du pipeline et des caches et à la présence de canaux cachés qui permettent l'extraction des données qui fuitent. Ces derniers peuvent être des mémoires caches mais aussi d'autres buffers internes. Les objectifs de la thèse seront de comprendre ces mécanismes par la mise en oeuvre d'attaques et de systèmes d'évaluation des fuites via par exemple le calcul d'information mutuelle. Il faudra ensuite trouver pour chaque fuite et chaque microarchitecture (prédiction de branchement, préfetcher, TLB, Load Store unit, étage d'exécution, caches,...) l'approche qui pénalise le moins les performances. Une implémentation de ces contremesures est prévue sur le processeur Open source NaxRiscV 64 bits et Out of Order écrit dans le langage SpinalHDL qui permet de les accueillir et de les tester avec une grande modularité. Localisation : Bourget du Lac