Le FD-SOI est une technologie reconnue pour ses performances intéressantes en terme de consommation, mais aussi pour la flexibilité offerte en terme de gestion dynamique de cette consommation par la modulation de la tension de substrat appliquée aux caissons situés sous l’oxyde enterré (BOX), propre au SOI. On parle de back bias. Cette thèse vise à élargir l'usage de cette grille arrière en étudiant les opportunités offertes par une gestion intégrée de la grille arrière en terme de sécurisation des composants de confiance. La gestion intégrée de la grille arrière requiert la conception d’un générateur de back-bias. Il s’agit d’une IP microélectronique analogique dont les paramètres sont la dynamique, la sensibilité, la consommation et la surface silicium occupée. Ce générateur de back bias sera appliqué principalement à deux types de primitives de sécurité : • Un générateur de nombres aléatoire (TRNG pour True Random Number Generator) • Des crypto-accélérateurs pre et post-quantiques Le travail du doctorant sera le suivant : - La spécification des blocs analogiques pour la gestion de la polarisation de back bias, et la contribution à la spécification globale des primitives de sécurité (bloc numérique existant, et bloc analogique nouveau) - La conception microélectronique des générateurs de back bias en technologie FD-SOI. - La caractérisation en performance et en sécurité des blocs conçus et des primitives de sécurité dans leur ensemble, intégrées et fondues sur ASIC en technologie FD-SOI. Une part importante du travail sera dédiée aux mesures du TRNG, à la mesure des crypto-accélérateurs pre et post-quantique et aux attaques physiques de ces systèmes (analyse des canaux auxiliaires notamment)