Le sujet de thèse s’inscrit dans le cadre du projet d’intérêt européen commun IPCEI ME/CT, concernant notamment la montée en valeur du semiconducteur européen. Les réseaux électriques embarqués DC nécessitent un système de protection contre les surcharges en puissance, les courts-circuits ou l’installation d’arc électrique. Ce système est complexe et repose sur des transistors de puissance pour l’ouverture contrôlée du réseau électrique. Le ou les transistors impliqués peuvent participer à une fonction séparée ou bien une fonction combinée avec un convertisseur DC-DC. La littérature est assez riche sur le sujet mais cache une grande diversité d’approches et de structures en fonction du niveau de tension DC et de puissance impliquées. Le projet s’intéresse à une application d’ouverture en conditions sévères d’une ligne DC sous 400V (soit Low-voltage DC, LVDC), puis 800V dans un second temps (Medium-voltage DC, MVDC). Dans le contexte LVDC, l’émergence du HEMT GaN (Nitrure de Gallium, tenue en tension > 650 V) a permis l’étude de la compatibilité des performances du composant à la fonction d’ouverture de ligne. La commutation rapide du transistor oblige à maîtriser la trajectoire de commutation afin de garantir que le comportement du transistor s’inscrive dans l’aire de sécurité définie par le fabricant. De manière générique il s’agit d’un circuit d’aide à la commutation ou snubber. Si une surtension ne peut être évitée, un composant de limitation (clamping) est ajouté en parallèle du transistor (entre drain en source). Les validations expérimentales de ce type de structures sont assez délicates au demeurant. Cette approche est compliquée quand des transistors sont mis en série, ou en parallèle. Ceci motive des développements qui évitent le recours à un circuit d’aide à la commutation. Compte-tenu de la relative fragilité du transistor GaN, cette voie n’est pas optimale. Aussi le projet s’intéresse à l’intégration d’une solution d’aide à la commutation au sein du boîtier du transistor GaN. La fabrication des transistors et des snubbers fera appel aux moyens et procédés des salles blanches de CEA-Leti. Des procédés microélectroniques de fabrication en salle blanche seront optimisés afin rendre ces composants compatibles avec l'intégration des capacités en tranchées sur silicium, autorisant leur cointégration avec les transistors GaN. La mise en œuvre des composants sera faite après leur encapsulation en boitier. Les tests de commutation seront mis en œuvre dans un premier temps au sein d’un bras d'onduleur pour qualifier dans un premier temps un plan d’expérience de différents types de circuits snubbers, différentes fréquences et vitesses de commutation, et différentes températures. Une approche métrologique ultra-rapide sera nécessaire mais qui sera développée en parallèle de la conception des transistors afin d’introduire éventuellement des accès qui faciliteraient les mesures sans compromettre les fonctions. Dans un second temps, les solutions les plus prometteuses seront également validées au sein d’une structure dite back-to-back dans le cas critique de l’ouverture d’une ligne DC inductive.