Avec l’émergence des concepts de calculateurs visant à exploiter des propriétés issues de la physique quantique (« calculateurs quantiques ») ainsi que les besoins significatifs de circuits numériques pour les applications spatiales, les technologies CMOS FD-SOI (Fully-Depleted-Silicon-On-Insulator) ont été identifiées comme candidates prometteuses pour la conception de circuits classiques ou quantiques, devant opérer à température cryogénique. Néanmoins, l’état de l’art montre que l’on ne dispose pas encore de modèles compacts pour les transistors MOS à température cryogénique – utilisés pour dimensionner et simuler les circuits – ayant la même la qualité que les modèles à température ambiante. Les difficultés rencontrées sont liées à la mesure des caractéristiques électriques sur lesquelles se base la conception des modèles, et à la mise en forme compacte des équations du modèle à très basse température A l’heure actuelle, aucune solution de modélisation compacte satisfaisante n’est proposée dans la littérature, notamment pour du FD-SOI. Dans ce contexte, l’objectif de la thèse proposée consiste d’une part à réaliser des caractérisations électriques avancées de transistors MOS FD-SOI jusqu’à 4K, afin de renforcer les connaissances scientifiques et techniques, et d’autre part de modéliser précisément le comportement de ces transistors en environnement cryogénique. Ces travaux permettront à terme de disposer d’un modèle robuste et précis valable sur toute la gamme de température de 300K à 4K. Le/la doctorant/e aura à sa disposition des structures de test réalisées sur des technologies FD-SOI de STMicroelectronics, et les moyens de caractérisation à température cryogénique du CEA-Leti (bancs manuels cryogéniques DC & RF, à flux d’Hélium).