"En microélectronique, l’empilement vertical de puces (intégration 3D) est une solution pour augmenter les performances des circuits électroniques via une réduction des distances d’interconnexions puce à puce. Pour les applications haute performance, la réduction du pas des interconnexions (40 µm minimum actuellement en production) est nécessaire pour augmenter la quantité d’informations à échanger entre 2 puces.Cette 3D haute densité comporte de nouveaux défis technologiques notamment en terme de procédés et de matériaux.L’objectif du stage est de mettre au point des procédés d’assemblage puce sur plaque fiables en utilisant un véhicule de test comportant des interconnexions au pas de 20 µm. Deux types d'assemblage seront abordés :1/ L'assemblage par brasure à l'aide de µbumps, nécessitant un polymère d'enrobage appelé underfill2/ L'assemblage par collage hybride Cuivre-Oxyde (collage direct), ne nécessitant pas d'underfillL'assemblage par brasure est limitée à des pas de l'ordre de 20 µm alors que le collage hybride a le potentiel d'atteindre des pas de quelques µm. Ces deux thématiques sont étudiées avec nos partenaires industriels. Le travail demandé est le suivant :1/ Suivi avec le tuteur des dernières étapes de réalisation des interconnexions, des assemblages et des variantes technologiques (impact des conditions d'assemblage, du type d'underfill, des métallurgies…)2/ Réalisation, suivi et interprétation des différentes caractérisations (voir moyens mis en œuvre)3/ Prise en charge des tests de fiabilité de types stockage haute température, stockage humide, cyclage thermique…4/ Synthèse des performances de chaque variante technologique avec recommandations attendues en fonction des résultats de fiabilité"