"En microélectronique, l'intégration 3D permet une amélioration significative des performances électriques d'un système : une diminution de la consommation, des facteurs de forme plus performants, plus faible cout, des fonctionnalités étendues, possibilité d'intégration hétérogène…Une des technologies d'intégration possible est le collage hybride Cuivre-Oxyde (ou collage direct), elle est considéré comme l'une des approches les plus prometteuses dans le domaine de la 3D haute densité et haute performances.Différents industriels utilisent cette technique en production dans le domaine des imageurs.Une des approche possible est le collage ""puce à plaque"" (Die to Wafer : D2W).Les avantages majeurs de cette intégration sont : des possibilités de co-intégration technologiques plus importantes qu'en wafer to wafer et aussi le « Know Good Die » avec objectif de trier les puces fonctionnelles avant report.La topologie de surface est un élément clé d'une bonne qualité de surface, l'impact d'une caractérisation électrique des niveaux BEOL sur la qualité des reports, n'est pas connue et quantifié. Le stage adresse la problématique de l'approche « Know Good Die », avec pour but d'introduire des étapes de caractérisation électrique du BEOL afin de faire un tri des puces en vue de leur collage en Die-To-Wafer Cuivre-Cuivre.1. Etude bibliographique et discussion avec nos partenaires industriels et équipes internes du LETI afin de déterminer les méthodologies de test électrique du FEOL et BEOL et leur impact sur la topologie, la contamination des plaques,2. Déterminer un plan d'expérience, des tests électriques sur différents niveaux de Back End, idéalement proposer et intégrer les premières solutions technologiques (par ex : plusieurs types de pointes pourront être testés),3. Caractérisation morphologique : topologie de surface avant collage (AFM et Profilométrie), 4. Caractérisation des défauts de collage potentiel et leur lien avec les caractérisations électriques effectuées en amont."