"RISC-V (http://riscv.org) est une architecture de processeurs qui connait aujourd'hui un franc succès dans le domaine académique et qui a déjà fait l'objet de plusieurs implémentations sur silicium très performantes. L'objectif poursuivi est de proposer une nouvelle gamme de processeurs basée sur un jeu d'instruction moderne, totalement ouvert et libre de droits. Par ailleurs ses créateurs ont pour ambition d'offrir une alternative comparable en termes de performance, compacité et efficacité énergétique aux solutions propriétaires actuelles (les processeurs ARM notamment).En plus de l'aspect purement matériel, cette famille de processeurs est d'ores et déjà supportée par tout un écosystème logiciel et permet donc de l'utiliser pour l'implémentation de systèmes complets et réalistes.Au delà des aspects matériels et logiciels, ce projet a aussi servi de support pour expérimenter une nouvelle méthodologie de conception. D'une part, les implémentations successives ont été réalisées de manière incrémentale en s'inspirant des méthodes agiles couramment utilisées en génie logiciel. D'autre part, un nouveau langage de conception matérielle a été développé afin de palier aux insuffisances des langages de HDL conventionnels vis à vis de ce flot de conception. L'objet du stage proposé est de réaliser une évaluation de ce processeur et du flot de conception associé en l'intégrant dans un système réel.Pour cela, il sera dans un premier temps demandé de prendre en main l'implémentation de référence, de la valider en simulation et de réaliser un premier prototypage sur FPGA.Il sera demandé dans un second temps de réaliser une intégration de ce processeur sous la forme d'une IP microcontrôleur temps réel couplé à quelques périphériques classiques (UART, GPIO, bus bridge). Cette implémentation sera benchmarquée en remplaçant une IP existante basée sur un autre processeur dans une chaine de traitement de télécommunications. Le stage se déroulera au sein du laboratoire LCOI (Laboratoire Communication des Objets Intelligents). Notre laboratoire réalise des études d'architecture et du prototypage de systèmes complets (matériel et logiciel) pour les futurs systèmes de télécommunications."