Vous êtes ici : Accueil > ACTUALITÉS > ESSERC

Evénement | Nouvelles technologies


ESSERC 2026

Du 07/09/2026 au 10/09/2026
Palma de Mallorque, Espagne

​​​​​​​​​​​​​​​​​​​​​​ÉVÈNEMENT

Découvrez l'excellence scientifique du CEA-Leti à l'ESSERC

Le CEA-Leti sera présent à l'ESSERC à travers 5 papiers scientifiques et des présentations dans les ateliers et tutoriels.​


PRINCIPAUX RÉSULTATS SCIENTIFIQUES

Avec 5 papiers, l’institut présentera cette année ses p​rincipaux résultats scientifiques à ESSERC, portant sur les thématiques suivantes :

  • Mémoires
  • IA embarquée
  • Nanosheet​
  • 3D
  • Circuits de puissance

Devices for neuromorphic applications - C1L-A​​

Tuesday September 08, 2026
11:00 am - 1:00
​ pm
Sala MAGNA​

Fabien Roze
Sylvain Barraud
Jean-Michel Pedini
Vincent Larrey
Frank Fournel
Jean-Michel Hartmann
​Karine Abadie

Fabrication of Hybrid Channel CFET Stack by Innovative Wafer-to-Wafer Bonding and Nanosheet Patterning​

Devices for optoelectronics sensing - A2L-H ​​

Tuesday September 08, 2026
2:00 pm - 4:10​ pm
Sala GRANADOS I

Ahmed Machmach
Christoforos Theodorou
Sébastien Place
Thomas Nassiet
Frederic Lalanne
Christian Gardin
​​

Nmos SOI Source Follower Floating Body Effects Mitigation and Pixel Level Induced Noise Modeling in 3D Sequentially Integrated BSI CIS ​​​​

LLMs, Transformers, and Generative AI Accelerators - C1L-E​​

Thursday September 10, 2026 10:40 am - 1:00 pm
Sala TURINA

Joaquin A. Cornejo
Filipe Pouget
Amelie Poullot
Raphael Gras
Dominique Bousquet
Nicolas Lebouleux
​Tarun Chawla​

BumbleBee: A 3 mW Fused-Kernel Flash Attention Edge AI Co-Processor in 18 nm FD-SOI CMOS

Advanced 3D technology for logic and memory devices​ - A1L-A​​

Thursday September 10, 2026 10:40 am - 1:00 pm
Sala MAGNA​

Yann Beilliard
Lanig Le Meur
Simone D’Agostino
Liam Hosier
Simon Martin
Carine Jahan
François Andrieu
Elisa Vianello ​

Statistical Study of HZO-Based Ferroelectric Capacitive Memories Integrated in 22 nm FDSOI BEOL

Hybrid and Switched-Capacitor Converters for Dense Power - C1L-C​​

Thursday September 10, 2026 10:40 am - 1:00 pm
Sala ALBENIZ

​Justin Pabot
Yasser Moursy
Maxime Lecomte
Romain Wacquez
​Gaël Pillonnet​

On-Chip SCC Topologies for Security Enabling 50% Power Reduction and 114× Attack Traces


​ TUTORIELS & ATELIERS


  ​​​​​Lundi 7 Septembre 2026​​​​

Expert CEA-Leti ​

​​ ​​​​C​ont​ributio​​n​​​​​ ​

​Sujet

​​​​​​Elisa Vianello

Tutorial​ speaker T1

In-Memory Computing for Trustworthy Edge AI: From Bayesian Methods to On-Chip Learning​​

​​​Gaël Pillonnet

Tutorial chair T5b

Power Management Techniques for Low-Power Edge and IoT Devices

​​Lina Kadura
CEA-Liten​

Workshop speaker W1

Printed Low Voltage OTFT Technology for Neuromorphic Circuits

Dominique Noguet

Workshop co-chair W2

Joint Workshop FAMES Pilot Line -SiNANO Institute: FDSOI Pilot Line Insights and Perspectives

Thierry Poiroux

Workshop speaker W2

Next Generations of FD-SOI Technology for Low-Power and RF Applications

Gabriel Parès

Workshop speaker W2

FAM​ES Achievements for Embedded Non-Volatile Memories in Europe

Alexandre Reinhardt

Workshop speaker W2

Solidly Mounted Lithium Niobate Bulk Acoustic Wave Filters for the FR3 Range

Daphnée Bosch​​

Workshop speaker W2

Advancing 3D Sequential Integration: Process Innovations and Future Applications

Emmanuel Ollier

Workshop speaker W2

The Rise of Heterogeneous Integration and 3D Archi​tectures as Key Enablers in the AI Era

Dominique Morche​​

Worksho​p speaker W8

Multi-Antenna T​ransceivers Exploiting Spatial Processing​​




​Venez rencontrer FAMES à l'ESSERC 2026 à Majorque​​

Le 7 septembre 2026, FAMES et l’Institut SiNANO organise un atelier d’une demi-journée consacré au thème suivant : « FDSOI Pilot Line Insights and Perspective​ ». Cette session e​st la première occasion de présenter en détail les résultats techniques obtenus par la ligne pilote FAMES concernant le développement des technologies FD-SOI à 10 nm et 7 nm. ​​​ ​​

Sept. 7, 2026​ | ​Palma de Mallorca, Spain​​​​​


FDSOI Pilot Line Insights and Perspective ​

A dedicated workshop by FAMES & SiNANO Institute​​



 ​A PROPOS DE ESSERC

L'ESSERC a pour objectif d'offrir un forum européen annuel dédié à la présentation et à la discussion des avancées récentes dans le domaine des dispositifs à l'état solide et des circuits. Le niveau d'intégration dans la conception des systèmes sur puce augmente rapidement, grâce aux progrès de la technologie des semi-conducteurs.

C'est pourquoi, plus que jamais, une collaboration plus étroite entre les technologues, les experts en dispositifs, les concepteurs de circuits intégrés et les concepteurs de systèmes est nécessaire.​


DL_Icon.png Plus d'informations sur le site web​ de ​​ESSERC


​​

Infos Pratiques

Du 07/09/2026 au 10/09/2026  | ​Palma de Mallorque, Espagne

Web​​site​​​

 ContactFrançois Andrieu  pour toutes questions.


Haut de page

Contact CEA-Leti 

François Andrieu

Chef du laboratoire mémoires​, CEA-Leti







Evénements