La technologie CMOS repose sur deux types de composants : les transistors PMOS et NMOS. Les deux jouent des rôles complémentaires : lorsque l'un conduit le courant, l'autre le bloque, et inversement. Leur association permet de réaliser des éléments assurant des fonctions logiques, afin, par exemple, d'effectuer des calculs ou de commander des composants de puissance.
Traditionnellement, ces éléments logiques, fabriqués en silicium, sont disposés sur une puce distincte de celle comprenant le composant de puissance. Mais en recourant à un matériau tel que le nitrure de gallium (GaN), il devient possible de tout rassembler sur une même puce, ce qui contribue à réduire la taille des composants ainsi produits.
« Jusqu'ici, la littérature scientifique recensait des solutions pour fabriquer des transistors PMOS en GaN, mais à des dimensions encore assez élevées », note Julien Buckley, ingénieur-chercheur spécialiste des composants de puissance en GaN au CEA-Leti. « Nous avons alors proposé d'étudier une solution visant à diminuer davantage la taille de ces éléments logiques. »
Simulations numériques de différentes versions d'un transistor PMOS
Ce travail a été réalisé dans le cadre d'un projet Carnot baptisé « ePMOS », le « e » renvoyant à une approche innovante consistant à s'appuyer sur des électrons pour conduire le courant au sein du transistor PMOS.
« Le Carnot nous a donné la possibilité de mener des travaux exploratoires sur un sujet encore peu mature », souligne Julien Buckley. « Une approche qui correspondait parfaitement à ce besoin et qui nous a conduits à approfondir notre connaissance d'une technologie sur laquelle nous travaillions déjà depuis des années. »
L'équipe de recherche s'est en effet appuyée sur de précédents travaux – ayant abouti au dépôt d'un brevet – décrivant une architecture de PMOS en GaN reposant sur la conduction par électrons. Une approche qui permettait de réduire significativement la taille du transistor. Ils ont alors étudié plus en détail ce composant, à travers des simulations numériques.
« Celles-ci consistaient à tester plusieurs pistes de design*, en faisant varier différents paramètres », décrit Julien Buckley. « Par exemple, le transistor comprend une couche de nitrure d'aluminium-gallium (AlGaN). Nous avons ainsi évalué l'influence de la concentration d'aluminium dans cet alliage, de l'épaisseur de la couche, de l'ajout de magnésium en faible quantité… »
Ces simulations ont permis de déterminer les paramètres offrant les meilleures performances, c'est-à-dire le courant le plus élevé à l'état passant et le plus faible à l'état bloqué. Des résultats qui ont fait l'objet d'une publication scientifique.
Expérimentations sur la brique de contact du transistor PMOS
En parallèle, l'équipe d'ePMOS a mené des expérimentations sur une des briques technologiques du composant, dédiée au contact. L'objectif était d'en fabriquer plusieurs versions, en faisant varier certains paramètres – dont, une nouvelle fois, l'épaisseur et la composition d'une couche en particulier, ici en nitrure de gallium-indium (InGaN).
Chacune était alors confrontée à des tests permettant de mesurer les propriétés de contact électrique, afin d'identifier les paramètres optimaux.
« Il faut aussi noter que, dans ce cadre, nous n'avons pas utilisé d'or pour le contact, mais du nitrure de titane (TiN) », ajoute Julien Buckley. « Une précision importante en vue d'une application industrielle, puisque l'or est considéré comme un contaminant au sein de l'industrie. »
Les résultats de ces expérimentations ont également été publiés dans un article scientifique.
À présent, les chercheuses et chercheurs souhaitent s'appuyer sur leurs travaux de simulation pour fabriquer et tester le transistor PMOS dans son ensemble. Une fois abouti, ce dernier pourrait être employé pour produire des convertisseurs de petite taille, en vue, par exemple, de réduire les dimensions des chargeurs utilisés pour les ordinateurs, les téléphones, ou encore les véhicules électriques.
https://www.lereseaudescarnot.fr