Faire franchir aux puces pour la logique et l’IA un nouveau cap en termes de performances et de consommation d’énergie
Les performances des processeurs CMOS progressent difficilement, en raison de leur consommation d’énergie élevée et de leur échauffement associé à celle-ci. Nellow développe une nouvelle génération de puces incluant des matériaux ferroélectriques et spintroniques, qui réouvre le champ des possibles et répond en particulier aux enjeux de sobriété énergétique de l’IA et de logique.
Nouvelle génération de puces. Crédit : AdobeStock
Malgré des investissements en R&D de plusieurs centaines de milliards d'euros, et alors que les performances des processeurs ont été multipliées par cent dans les années 1990, elles n'ont augmenté que d'un facteur 3 au cours de la dernière décennie.
La technologie Nellow, couverte par neuf brevets, s’appuie sur 15 ans de travaux des laboratoires Spintec (CEA-Université Grenoble Alpes-CNRS) et Albert Fert (CNRS, Thales, université Paris-Saclay). Elle développe une nouvelle génération de puces électroniques qui exploite les propriétés des matériaux ferroélectriques et spintroniques, fusionne mémoire et calcul, ne connait pas de courants de fuite et fonctionne avec une tension plus faible que les puces CMOS. Leur consommation pourra ainsi être réduite ainsi d’un facteur 100, voire davantage.
Nellow produira ses premiers démonstrateurs en 2027. Hébergée au CEA, elle a été créée par trois fondateurs, qui ont suivi le programme d’essaimage Magellan. Elle poursuit en collaboration avec le laboratoire Spintec le développement de sa technologie.
chiffre Clé : 100
Nellow a pour ambition de diviser la consommation des puces électroniques au moins par 100, voire par 1000 dans les cas les plus favorables.
APPLICATIONS :
- Tous types d’applications de logique et d’IA nécessitant un ratio performance/consommation élevé
Technologies utilisées :
Année de création : 2024