​

Certains circuits comme les Asic (Application Specific Integrated Circuit) sont optimisés pour une fonction. D'autres sont plus versatiles. C'est le cas des FPGA (Field Programmable Gate Array) : ces circuits programmables sont utilisés notamment pour le prototypage rapide.

Les briques de base des FPGA sont des « tables de correspondance » (Look-Up Table, LUT). Ces tables permettent de remplacer un calcul par la simple consultation d'un tableau à N entrées. Elles sont habituellement stockées dans des mémoires volatiles et gourmandes en énergie qu'il serait intéressant de remplacer par des mémoires magnétiques, non-volatiles et potentiellement plus sobres en énergie (MRAM, Magnetic Random Access Memory).

Or quand le nombre N de variables d'entrée augmente, le temps de lecture de la table explose. Pour s'affranchir de cette limite, les chercheurs de l'Inac proposent une nouvelle architecture de LUT où le « chemin » de lecture ne passe désormais que par un transistor au lieu de N en série. De cette manière, le temps de lecture devient indépendant de la complexité de la table.

Une telle LUT a été réalisée en process hybride CMOS/MRAM à 130 nm pour 8 entrées avec des jonctions tunnel magnétiques (MRAM). Le temps de lecture est réduit de 55 % par rapport à l'architecture classique.