Vous êtes ici : Accueil > Actualités & Communiqués > Le CEA propose une feuille de route pour limiter l’empreinte carbone de l’industrie électronique

Actualité | Découvertes et avancées | Focus | Micro-nanoélectronique | Nouvelles technologies

Feuille de route pour limiter l’empreinte carbone de l’industrie électronique


​En 2035, le monde produira 2000 Zo(1) de données, soit 30 fois plus qu’aujourd’hui. Si la marge de manœuvre pour limiter leur nombre est limitée, les acteurs de la recherche en microélectronique sont en mesure de proposer des innovations majeures pour mieux les exploiter et les traiter, et ainsi limiter leur empreinte carbone. Reconnu internationalement dans ce domaine, le CEA propose neuf pistes de recherche pour améliorer l’efficacité énergétique des composants électroniques par 1000 d’ici 2030. Ces recommandations s’adressent aux industriels du secteur, préconisant une approche sur trois niveaux: procédés de fabrication des composants microélectroniques, architectures et circuits électroniques, logiciels et algorithmes.

Publié le 15 octobre 2021

​Le CEA-Leti, l’institut spécialisé en microélectronique du CEA, a présenté, lors de la conférence européenne ESSDERC-EESCIRC dédiée aux acteurs du semi-conducteur, un plan d’action sur dix ans. Selon nos experts, le secteur industriel des technologies de l’information et de la communication (TIC) devra exploiter toutes les avancées technologiques possibles pour atteindre les objectifs de réduction de son empreinte carbone : mémoires non volatiles, empilement de puces amincies, calcul neuromorphique ou encore informatique quantique.  Côté recherche, il s’agira d’apprendre à travailler plus étroitement entre grands acteurs R&D européens en adoptant une véritable culture d’éco-innovation.

Jean-René Lequepeys, directeur adjoint et des programmes du CEA-Leti, a mentionné que « 'ensemble de l'écosystème des TIC, des concepteurs de composants aux concepteurs de logiciels, en passant par les fonderies, est confronté à un nouveau défi environnemental immense : gérer un déluge de données irréversible tout en réduisant la consommation en énergie des technologies du numérique ».

Autre défi environnemental et sociétal, la rareté de certains matériaux et les conflits qu’ils engendrent mettant en péril des populations déjà fragiles en détruisant des écosystèmes, mais aussi la continuité des activités industrielles avec un risque pérenne de pénurie de composants électroniques. « La R&D est en mesure de proposer des solutions innovantes, viables et compétitives » ajoute-t-il.

Différentes pistes de recherche à exploiter

Parmi les pistes proposées par le CEA, celle de relocaliser les opérations de calcul et de traitement des données au plus proche voire au sein même des composants, afin de limiter la consommation d'énergie liée au transport des données vers le Cloud, situé parfois à des milliers de kilomètres. Outre les gains énergétiques, cette approche ‘embarquée’ permet de diminuer les latences pour un meilleur service tout en garantissant au citoyen la confidentialité de ses données.   

Une autre piste clé : développer des mémoires non-volatiles pour remplacer les mémoires traditionnelles SRAM ou Flash. Faciles à co-intégrer, elles sont capables de se mettre en veille en gardant leurs données quand elles ne sont pas alimentées. Elles sont, pour certaines, 20 000 fois moins gourmandes en énergie que les mémoires traditionnelles. Enfin, elles facilitent la mise en œuvre de puces neuromorphiques qui, à l’instar du cerveau, sont capables d’analyser de nombreuses données sensorielles (images, sons, odeurs) et de les traiter avec une excellente efficacité énergétique. 

Côté architecture, les techniques d’empilement de puces amincies permettent de rassembler des composants traditionnellement incompatibles (calcul, mémoire, capteurs, etc.) et donc de former un circuit final plus compact, plus rapide et surtout moins gourmand en énergie.

Le recours aux transistors FD-SOI, notamment pour les objets connectés (IoT), permettra aux concepteurs d’optimiser au maximum la performance électrique, la consommation électrique et le coût. Développée au CEA, la technologie FD-SOI repose sur l’ajout d’une fine couche d’oxyde de silicium isolant à l’architecture classique des transistors. Outre son atout basse consommation, elle répond aussi aux objectifs de miniaturisation et de performances électriques.

A plus long terme, le calcul quantique basé sur une approche probabiliste, plutôt que déterministe (ordinateurs actuels), pourrait être particulièrement performant et donc plus sobre pour résoudre certains problèmes complexes. Au CEA, d'importants travaux sont en cours pour produire des qubits de spin sur les technologies existantes de la microélectronique (silicium). 

Enfin, le CEA s’engage à réaliser, en partenariat avec les industriels, des analyses de cycle de vie dès les premières phases de recherche afin de sélectionner en amont les technologies qui minimisent l’impact environnemental. En parallèle, les équipes de l’institut investiguent et proposent de nouveaux matériaux alternatifs, non sensibles.


Pistes de recherche

Pour atteindre les objectifs d'efficacité énergétique et d’électronique durable, le CEA recommande une approche de travail sur trois niveaux et neuf pistes de recherches :

Procédés de fabrication de composants microélectroniques
  • Utiliser d’ici 2-3 ans la nouvelle génération de mémoires non volatiles   
  • Développer d’ici 3-5 ans des dispositifs à base de silicium toujours plus petits, tout en minimisant au maximum les pertes énergétiques grâce à l’empilement de puces amincies et aux technologies basse consommation (ex : FD-SOI).
  • Explorer d’ici 5-10 ans l’informatique quantique sur silicium, exploitable rapidement par l’industrie.   

Architectures et circuits électroniques
  • Développer d’ici 2-3 ans des architectures pour empiler des puces amincies et ainsi augmenter la vitesse et la bande passante des circuits, et réduire drastiquement la consommation électrique.
  • Développer d’ici 3-5 ans de nouvelles architectures électroniques à l'aide des blocs de calculs polyvalents dont la consommation d'énergie aura été optimisée.
  • Développer d’ici 5-10 ans des solutions ASIC+ et des outils de conception assistés par ordinateur (EDA) dédiées à l’IA embarquée

Logiciels et algorithmes  
  • Proposer d’ici 2-3 ans des technologies embarquées pour traiter les données en local (vs Cloud) au calcul et à l’IA embarqués
  • Proposer d’ici 3-5 ans de nouveaux algorithmes pour réduire la consommation électrique
  • Proposer d’ici 5-10 ans de l’électronique durable
(1) La valeur du Zo (Zettaoctet) est de 1021 octets quand le Go vaut 109 octets

Haut de page

Haut de page