​La mémoire magnétique Spin-Orbit Torque (SOT-MRAM) est aujourd'hui la seule technologie non volatile suffisamment rapide pour être utilisée au plus près de l'unité de calcul. Elle pourrait ainsi remplacer certaines mémoires de type SRAM (Static Random-Access Memory, Mémoire vive statique).

Cependant, dans les SOT-MRAM à aimantation perpendiculaire, un courant d'écriture trop élevé peut paradoxalement réduire la fiabilité. En effet, il peut empêcher la commutation du bit (le passage de 0 à 1 ou inversement) en ramenant la cellule mémoire à son état initial. Ce phénomène est appelé back-switching. Une solution proposée consiste à faire décroître progressivement l'impulsion électrique plutôt que de l'arrêter brutalement, sécurisant ainsi l'écriture et l'exploitation des mémoires.

Une équipe du laboratoire SPINTEC du CEA-Irig, en collaboration avec la société Antaios issue du laboratoire, a étudié ce phénomène dans des empilements de couches minces de matériaux formant la brique élémentaire de cellules SOT-MRAM : β-W/CoFeB/MgO (où β-W est le métal à effet spin-orbite, CoFeB est la couche magnétique, et MgO est une couche isolante qui sera surmontée de l'étage de lecture). En mesurant le taux d'erreur d'écriture, les chercheurs ont montré que ce comportement n'était pas aléatoire mais déterministe, c'est-à-dire qu'il résulte d'un mécanisme physique précis.

Pour comprendre ce mécanisme, ils ont réalisé des simulations numériques de type macrospin, qui supposent une aimantation uniforme. Ces simulations reproduisent les cartes de taux d'erreur pour en expliquer le mécanisme. Lorsqu'une impulsion de courant trop intense est appliquée, l'aimantation de la cellule s'incline dans le plan, à environ 90° par rapport à sa direction initiale (l'état correspondant au bit 0). Cette position est instable. Lorsque l'impulsion s'arrête, l'aimantation se détend et, sous l'effet des fluctuations thermiques, peut revenir vers la direction initiale. L'écriture échoue alors ; le bit reste à 0 au lieu de passer à 1.

La solution proposée par les chercheurs consiste à modifier la forme de l'impulsion de courant. Si l'on ralentit la phase de décroissance de l'impulsion, le courant continue d'agir pendant la relaxation de l'aimantation et l'aide à s'éloigner de cette position instable de façon contrôlée. Cette approche a été testée sur une cellule individuelle complète de SOT-MRAM pour laquelle, après plusieurs centaines de milliers d'écritures, aucune erreur n'a été détectée.​

Au-delà de cette démonstration, les simulations développées ouvrent la voie à de nouveaux outils de conception pour les circuits mémoire, capables de prendre en compte le phénomène de back-switching.